(19) 日本国特許庁 (J P) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平9-199665

(43) 公開日 平成9年(1997) 7月31日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 25/00

H01L 25/00

Α

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平8-4331

(22)出願日

平成8年(1996)1月12日

(71)出顧人 000005223

宫士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

(72)発明者 馬場 俊二

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 藤井 明

神奈川県川崎市中原区上小田中1015番地

宫士通株式会社内

(74)代理人 弁理士 伊東 忠彦

最終頁に続く

(54) 【発明の名称】 実装装置


(57) 【要約】

【目的】

【課題】 本発明は基板上に所定数の半導体チップを実 装する実装装置に関し、高密度実装、低コスト化を図 り、放熱性の向上を図ることを目的とする。

【解決手段】 マザーボード22上に、所定数の半導体 チップ26が実装されたフレキシブル基板23Aを折り 重ねるように折曲して搭載し、マザーポード22の配線 パターンとフレキシブル基板23Aの配線パターンに対 応する I / O端子とを所定数の I / Oリード24により 電気的接続を行って実装された構成とする。

本発明の第1 実施例の構成図



【特許請求の範囲】

【請求項1】 一方面又は両面に所定の配線パターンが 形成され、少なくとも一端に所定数の外部接続用端子が 形成されて、所定の電子部品が所定数実装された可撓性 基板と、

所定の配線パターンが形成された実装基板と、

該実装基板上に該可撓性基板が所定形状に折曲されて搭 載され、該実装基板上の配線パターンにおける端子部分 と該可撓性基板の外部接続用端子との電気的接続を行う 所定数のリード部と、

を有することを特徴とする実装装置。

【請求項2】 請求項1記載の可撓性基板は、一方面又 は両面の所定位置に所定組の内部接続用端子が形成さ れ、前記実装基板上における折曲形状で対応する該内部 接続用端子間で電気的接続されてなることを特徴とする 宝装装置。

【請求項3】 請求項1又は2において、前記実装基板 上に所定形状で折曲された前記可撓性基板に実装された 所定数の前記電子部品に対して接触される一体の放熱部 材が設けられることを特徴とする実装装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板上に所定数の 電子部品を実装する実装装置に関する。近年、コンピュ ータ等の情報、通信の分野では高性能化が進み、搭載さ れる実装基板に対して半導体チップ等の実装密度の向上 が望まれている。

. [0002]

【従来の技術】従来、実装基板は搭載される機器の設置 スペースの制約を受けて許容される大きさの基板内に多 30 る。 数の部品が最大限に実装状態とされる。そこで、図11 に、従来の実装基板の構成図を示す。図11 (A) に示 す実装基板11は、例えばガラスエポキシ等で形成され たプリント基板12には両面に配線パターンが形成さ れ、両面の配線パターンはスルーホールにより適宜電気 的導通が行われる。このプリント基板12の両面に、配 線パターンに対応する半導体チップ13が所定数のパン プ14でフリップチップにより所定数実装される。

【0003】また、図11(B)に示す実装基板15 は、両面に配線パターンが形成されたプリント基板16 40 の一方面に半導体チップ13がバンプ14でフリップチ ップにより所定数実装された基板17を所定数積み重 ね、隣接するプリント基板16間をコネクタ18で電気 的接続されたものである。なお、コネクタ18に代えて フレキシブル基板で電気的接続を行うことも知られてい る。

【0004】上述のような実装基板11、15は、例え ばマザーボードに接続され、又はPCカード(PCMC IA (Personal Computer Mem ory Card International As 50 実装される可撓性基板にスルーホールを形成することが

sociation) に準じたICカード) に、規格寸 法(TYPE Iで厚さ3.3 mm, TYPE IIで厚さ5 ■, TYPE III で厚さ10m) に応じて内蔵される ものである。

[0005]

【発明が解決しようとする課題】しかし、図11 (A) (B) に示すような実装では、設置スペースで 制約されたプリント基板の寸法内で搭載する電子部品 (半導体チップ) の個数に限度があり、さらなる高密度 10 実装を図ることが困難であるという問題がある。加え て、プリント基板12、16がスルーホールで両面に配 線パターンを形成することは、スルーホールのランド部 分でパターン密度の向上の妨げとなるという問題があ る。さらに、実装される半導体チップ13等は高集積化 が進み、その発熱量が増大する中で効率よくかつ小型で 放熱することが困難であるという問題がある。

【0006】そこで、本発明は上記課題に鑑みなされた もので、高密度実装、低コスト化を図り、放熱性の向上 を図る実装装置を提供することを目的とする。

20 [0007]

【課題を解決するための手段】上記課題を解決するため に、請求項1では、一方面又は両面に所定の配線パター ンが形成され、少なくとも一端に所定数の外部接続用端 子が形成されて、所定の電子部品が所定数実装された可 撓性基板と、所定の配線パターンが形成された実装基板 と、該実装基板上に該可撓性基板が所定形状に折曲され て搭載され、該実装基板上の配線パターンにおける端子 部分と該可撓性基板の外部接続用端子との電気的接続を 行う所定数のリード部と、を有して実装装置が構成され

【0008】請求項2では、請求項1記載の可撓性基板 は、一方面又は両面の所定位置に所定組の内部接続用端 子が形成され、前記実装基板上における折曲形状で対応 する該内部接続用端子間で電気的接続されてなる。請求 項3では、請求項1又は2において、前記実装基板上に 所定形状で折曲された前記可撓性基板に実装された所定 数の前記電子部品に対して接触される一体の放熱部材が 設けられる。

【0009】上述のように請求項1の発明では、実装基 板上に所定数の電子部品が実装された可撓性基板を所定 形状に折曲させて搭載し、実装基板上の配線パターンと 可撓性基板の外部接続用端子とをリード部により電気的 接続させる。これにより、実装基板で制約されたスペー スに可撓性基板で増加させた電子部品を結果的に高密度 で実装されることとなり、高密度実装を実現することが 可能となる。

【0010】請求項2の発明では、可撓性基板の両面に 所定数の内部接続用端子が形成されて折曲形状で内部接 統用端子間を電気的接続する。これにより、電子部品が 不要となり、パターン密度の向上、及びスルーホール形 成加工の削減から低コスト化を図ることが可能となる。

【0011】請求項3の発明では、実装基板上で折曲形 状の可撓性基板に実装された所定数の電子部品に接触さ れる一体の放熱部材で放熱を行わせる。これにより、放 熱効率の向上、及び放熱用部材の単一化、部品点数の削 減、組立工数の削減による低コスト化を図ることが可能 となる。

[0012]

【発明の実施の形態】図1に、本発明の第1実施例の構 10 成図を示す。また、図2に図1のフレキシブル基板の構 成図を示す。図1に示す実装装置21Aは、実装基板で あるマザーボード22上に可撓性基板であるフレキシブ ル基板23Aが所定形状で折曲されて搭載され、リード 部である I/Oリード24で電気的接続されて実装され たものである。

【0013】フレキシブル基板23Aは、帯状のフィル ムベースの両面に金(Au)等による所定の配線パター ンが形成されたものであって、図2(B)に示すように 一端に所定数の外部接続用端子である I / 〇端子 2 5 a、25b(25bは裏面であり、図に表われず)が形 成されている。そして、図2(A), (B) に示すよう に、フレキシブル基板23Aの両面の所定配線パターン 上に電子部品としての半導体チップ26が対応する所定 数のバンプ27により所定数電気的接続されて2次元的 に実装される。

ラスエポキシ等で一方面に所定の配線パターンが形成さ れたもので、このマザーボード22にまずフレキシブル 基板 2 3 Å が横方向(半導体チップ 2 6 がマザーボード 22と平行となる方向) に折り重ねるように折曲して搭 載される。このとき、フレキシブル基板23Aの裏面 (マザーボード22側の面)に形成された I/O端子 (25b) がマザーポード22上の配線パターンの所定

【0014】図1に戻り、マザーボード22は例えばガ

部分と直接に半田等により電気的接続される。そして、 フレキシブル基板23Aの表面のI/O端子25aが、 マザーボード22上の配線パターンの所定部分とI/O リード24を介して半田等により電気的接続される。

【0015】 I/Oリード24は、例えばフレキシブル 基板 2 3 A の I / O 端子 2 5 a に対するパターンが形成 40 されたテープリードであり、各I/〇端子25aごとに 介在される。なお、所定数のI/Oリード24を一体と したテープリードであってもよい。

【0016】すなわち、半導体チップ26は、マザーボ ード22上にフレキシブル基板23Α を介して3次元的 な状態となり、高さ方向に寸法の許容される限度で2次 元的実装に比べて高密度実装を実現することができるも のである。そして、適宜半導体チップ26をマザーボー ド22上でモールド樹脂等により封止し、一般的な電子 機器に搭載され、又はPCカード等に内蔵されるもので 50 端に外部接続用端子であるI/〇端子25aが形成され

ある。

【0017】ところで、フレキシブル基板23_Aは、上 述のように両面に形成する配線パターンは 1 / 0 端子 2 5 a. 25 bで外部との接続を行うようにしていること から、スルーホールを形成して両面の所定の配線パター ンを接続する必要がなく、これによるランド等の形成が 不要となってパターン密度を向上させることができると 共に、スルーホールを形成するための孔形成工程やめっ き工程等を削減することができ、フレキシブル基板23 のコストダウンが図られ、結果的に低コスト化を図るこ とができるものである。

【0018】続いて、図3に、第1実施例の他の実施例 の構成図を示す。図3に示す実装装置21g は、上述の 図2に示すフレキシブル基板23をマザーボード22上 で、半導体チップ26がマザーボード22と垂直方向に なるように折り重ねて折曲して搭載させたもので、マザ ーポード22の所定の配線パターンに、フレキシブル基 板23点の裏面の1/0端子(25b)を接続すると共 に、表面のI/O端子25aをI/Oリード24を介し 20 て接続することは図1と同様である。

【0019】次に、図4に、本発明の第2実施例の構成 図を示す。図4(A)は平面図、図4(B)は側面図で ある。図4に示す実装装置21cは、例えば上述の図3 に示す実装装置21gにおいて、折曲したフレキシブル 基板23Aの各半導体チップ26に接触される所定数の フィン部28aを一体に形成した放熱部材である放熱板 28を取り付けたものである。

【0020】すなわち、折曲されたフレキシブル基板2 3 A の両面に実装された半導体チップ26は同一方向に 並ばせることができることから、その並び方向から放熱 板28を取り出すことにより、複数個の半導体チップ2 6を単一の放熱板28で一括で放熱することができるも のである。これにより、複数個の放熱部材を取り付ける 必要がなくなり、部品点数の削減、組み立て工数の削減 が図られ、低コスト化とすることができるものである。 【0021】なお、放熱板28の取り付けは、図3に示 す場合に限らず、図1のような折曲形状であっても行う ことができると共に、後述の第3~第5実施例において も適用することができるものである。次に、図5に、本 発明の第3実施例の構成図を示す。また、図6に、図5 のフレキシブル基板の構成図を示す。図5に示す実装装 置21pは、マザーボード22上で半導体チップ26を 実装したフレキシブル基板23Rを輪状にして搭載し、 マザーボード22の配線パターンと該フレキシブル基板 23 R とを所定数の I / Oリード 24 で接続を行ったも のである。

【0022】ここで、図6(A)~(C)において、フ レキシブル基板 2 3 B には表面 2 3 a で図 6 (B) に示 すように、形成される所定の配線パターンに対して一方 ると共に、他方端に所定の配線パターンに対する所定数の第1の内部接続用端子29が組として形成される。また、フレキシブル基板23Bの裏面23bにはI/O端子25aに対する一方端側の該裏面に、形成された所定の配線パターンに対応すると共に、第1の内部接続用端子29に対応する所定数の第2の内部接続用端子30が組として形成される。

【0023】そして、フレキシブル基板23Bの両面で半導体チップ26がパンプ27により所定数(図5及び図6では各面で2個ずつ)実装されたものである。そこ 10で、図5に戻り、フレキシブル基板23Bを輪状にする場合に、第1の内部接続用端子29と第2の内部接続用端子30とを接続する。これによって、フレキシブル基板23Bの表面23aの配線パターンと裏面23bの配線パターンとが必要に応じて電気的接続されることになり、特にスルーホールを形成する必要がなく、上述のようにパターン密度が向上され、またスルーホール形成のための孔形成工程やめっき工程等を削減することができる。

【0024】なお、フレキシブル基板23Bが多層構造 20 として専用の電源パターンやGNDパターン(複数種の電源系、GND系を有する)を有する場合は、電源パターンやGNDパターンへの接続としてスルーホールが必要となるが、少なくとも信号系のスルーホールは不要であり、パターン密度を向上させることができるものである。

【0025】次に、図7に、本発明の第4実施例の構成 図を示す。また、図8に、図7のフレキシブル基板の構成図を示す。図7に示す実装装置 21_E は、図5及び図 6の発展型であり、マザーボード22上に実装されるフ 30レキシブル基板 23_C が例えば2ケ所でそれぞれの対応 する内部接続用端子同士を接続して輪状としたものである。

【0026】すなわち、図8(A)~(C)において、フレキシブル基板23cの表面23aには図6に示す外に、第1の内部接続用端子29の組より半導体チップ26を挟んで所定数の第3の内部接続用端子31の組が形成されると共に、裏面23Bに上記第2の内部接続用端子30の組より半導体チップ26を挟んで所定数の第4の内部接続用端子32の組が形成されたものである。

【0027】そして、図7に示すように、第1の内部接続用端子29の組と第4の内部接続用端子32の組とを電気的接続すると共に、第2の内部接続用端子30の組と第3の内部接続用端子31の組とを電気的接続するものである。これによっても、第3実施例と同様にバターン密度の向上、低コスト化を図ることができるものである。

[0028] 次に、図9に、本発明の第5実施例の構成 図を示す。また、図10に、図9のフレキシブル基板の 構成図を示す。図9に示す実装装置21Fは、マザーボ 50

ード22上で半導体チップ26を所定数実装したフレキシブル基板23 $_{
m D}$ を180度捩じって輪状に折曲して実装したものである。

【0029】そこで、図10(A)~(D)において、フレキシブル基板23pの表面23aには図6(B)のように一方端にI/〇端子25aの組と他方端に第1の内部接続用端子29の組とが形成されており、裏面25bにはI/〇端子25aに対応する位置に第4の内部接続用端子32の組と他方端に所定数の第20I/〇端子25c0組が形成される(図10(B),(C))。

【0030】そこで、フレキシブル基板23 $_{\rm D}$ を図10 (D)に示すように180°捩じり、図9に示すように第1の内部接続用端子29の組と、第2の内部接続用端子の組とを電気的接続を行い、かつ第2の $_{\rm I}$ /O端子25cを $_{\rm I}$ /Oリード24によりマザーボード22の所定の配線パターンに接続するものである。

【0031】このように実装することによっても、上述と同様にスルーホールの形成を不要としてパターン密度の向上、低コスト化を図ることができるものである。上述のように、複数の半導体チップ26等のような電子部品を小なる面積上に実装することができると共に、スルーホールを不要としてパターン密度の向上及び低コスト化が図られ、また単一の放熱板28で効率よくかつ低コストで放熱を行うことができるものである。

[0032]

【発明の効果】以上のように請求項1の発明によれば、 実装基板上に所定数の電子部品が実装された可撓性基板 を所定形状に折曲させて搭載し、実装基板上の配線パタ ーンと可撓性基板の外部接続用端子とをリード部により 電気的接続させることにより、実装基板で制約されたス ペースに可撓性基板で増加させた電子部品を結果的に高 密度で実装されることとなり、高密度実装を実現するこ とができる。

【0033】請求項2の発明によれば、可撓性基板の両面に所定数の内部接続用端子が形成されて折曲形状で内部接続用端子間を電気的接続することにより、電子部品が実装される可撓性基板にスルーホールを形成することが不要となり、パターン密度の向上、及びスルーホール形成加工の削減から低コスト化を図ることができる。

【0034】請求項3の発明によれば、実装基板上で折曲形状の可撓性基板に実装された所定数の電子部品に接触される一体の放熱部材で放熱を行わせることにより、放熱効率の向上、及び放熱用部材の単一化、部品点数の削減、組立工数の削減による低コスト化を図ることができる

【図面の簡単な説明】

【図1】本発明の第1実施例の構成図である。

【図2】図1のフレキシブル基板の構成図である。

【図3】第1実施例の他の実施例の構成図である。

【図4】本発明の第2実施例の構成図である。

7

【図5】本発明の第3実施例の構成図である。

【図6】図5のフレキシブル基板の構成図である。

【図7】本発明の第4実施例の構成図である。

【図8】図7のフレキシブル基板の構成図である。

【図9】本発明の第5実施例の構成図である。

【図10】図9のフレキシブル基板の構成図である。

【図11】従来の実装基板の構成図である。


【符号の説明】

21A~21F 実装装置

22 マザーボード


【図1】

本発明の第1 実施例の構成図




[図3]

第1実施例の他の実施例の構成図



[図9]

本発明の第5 実施例の構成図



33_A~33_D フレキシブル基板

24, 33 1/0リード

25a~25c I/O端子

26 半導体チップ

28 放熱板

29 第1の内部接続用端子

30 第2の内部接続用端子


31 第3の内部接続用端子

32 第4の内部接続用端子

10

【図2】


図1のフレキシブル基板の構成図




【図4】


【図 5】

本発明の第2実施例の構成図






本発明の第3 実施例の構成図




【図6】

図5のフレキシブル基板の構成図




[図7]

本発明の第4天施例の構成図




[図8]

図7のフレキシブル基板の構成図




【図10】

回9のフトキシブル基板の構成図



【図11】

従来の実装表板の構成図



フロントページの続き

(72) 発明者 瀬山 清隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72) 発明者 角井 和久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内